华为首款“韬定律逻辑折叠”芯片海思麒麟 9050 Pro 裸片显微照首曝：双裸片垂直堆叠，晶体管密度提升 55% 而面积小于前代

IT之家 10 月 5 日消息，半导体分析机构 Kurnal Insights 于当地时间 9 月 30 日发布了华为麒麟 9050 Pro 芯片的裸片（Die Shot）显微照，首次从物理层面展示了这款芯片的内部结构。 照片显示，麒麟 9050 Pro 由两颗尺寸完全相同的裸片垂直堆叠而成，尺寸 11.13 × 10.84 mm，每颗裸片面积约 120.65mm²，这一面积甚至略小于前代麒麟 9030S 的 122mm²。 两颗裸片分工明确：一颗负责核心计算逻辑，另一颗专用于 SRAM 和缓存，两者通过高密度垂直互连技术连接。这一结构正是华为韬定律“逻辑折叠”（LogicFolding）技术的首次商业化落地。 ▲ Logic Die 该技术将芯片从传统的平面布局改为垂直堆叠，用极短的垂直互连替代长距离水平走线。华为公司董事、半导体业务部总裁何庭波在中国科学院科技论文预发布平台 ChinaXiv 上发表的署名论文中提出，以“时间（τ）缩微”替代“几何缩微”作为半导体演进的新指导原则，通过逻辑折叠等创新技术持续压缩信号传播时延。 @Taog_1575 根据 Die Shot 解析称，其逻辑裸片（Logic Die）采用中芯国际 N+3 工艺，SRAM 裸片则采用 N+2 工艺。由于单颗裸片面积缩小，单颗裸片的良率应高于麒麟 9030 Pro，但该芯片仅用于 Mate 90 Pro Max 及以上版本，整体封装良率可能仍然偏低。 ▲ SRAM Die 晶体管密度方面，何庭波此前曾在论文中表示，麒麟 9050 Pro（当时以麒麟 2026 代称）的等效晶体管密度从麒麟 9030 Pro 的每平方毫米约 1.55 亿个提升至约 2.38 亿个，增幅约 55%。何庭波表示，“这一增幅相当于我们此前三年依靠几何尺寸缩小所取得的成果总和。” 按直觉，功耗密度本应随密度提升而同步攀升，但何庭波论文给出的结果却截然相反 —— 在性能对齐的条件下，麒麟 9050 Pro 在真实负载基准测试中实现的 NPU 功耗降低 66%、GPU 功耗降低 58%、CPU 性能核功耗降低 41%。 市场研究机构伯恩斯坦将这一进展称为“被低估的突破”，并指出良率与散热仍是 3D 堆叠技术在大规模量产中需要持续解决的工程挑战。伯恩斯坦报告指出，麒麟 9050 Pro 芯片将移动芯片与苹果的技术差距缩小至约三年，而上一代差距约为四年。 在 10 月 1 日的 Mate 90 系列发布会上，余承东正式揭晓了该系列的芯片阵容：标准版搭载麒麟 9030，Mate 90 Pro 搭载麒麟 9035，Mate 90 Pro Max 典藏版与 Mate 90 RS 非凡大师搭载麒麟 9050 Pro。详情可见IT之家此前报道。 据华为发布会上公布的数据，Mate 90 Pro Max 整机性能较上代提升 31%